Sollte theoretisch funktionieren
This commit is contained in:
parent
c4491f89e0
commit
641e3a6945
@ -83,9 +83,9 @@ begin
|
|||||||
end process task_state_transitions;
|
end process task_state_transitions;
|
||||||
|
|
||||||
|
|
||||||
--Übergangsschaltnetz der Zustandsmaschine für die Berechnung ###Fertig
|
--Übergangsschaltnetz der Zustandsmaschine für die Berechnung ###Fertig
|
||||||
calc_state_transitions: process (all) is
|
calc_state_transitions: process (all) is
|
||||||
begin
|
begin
|
||||||
next_calc_state <= current_calc_state;
|
next_calc_state <= current_calc_state;
|
||||||
case current_calc_state is
|
case current_calc_state is
|
||||||
when CALC_IDLE=>
|
when CALC_IDLE=>
|
||||||
@ -99,12 +99,12 @@ begin
|
|||||||
when CALC STORE RESULT =>
|
when CALC STORE RESULT =>
|
||||||
next_calc_state <= CALC_IDLE;
|
next_calc_state <= CALC_IDLE;
|
||||||
end case;
|
end case;
|
||||||
end process calc state transitions;
|
end process calc state transitions;
|
||||||
|
|
||||||
|
|
||||||
--Zustandsspeicher und Ausgangsschaltnetz zu der Steuerung der Tasks
|
--Zustandsspeicher und Ausgangsschaltnetz zu der Steuerung der Tasks
|
||||||
task_sync : process (clk, reset) is
|
task_sync : process (clk, reset) is
|
||||||
begin
|
begin
|
||||||
if (reset = '1') then
|
if (reset = '1') then
|
||||||
current_task_state <= work.task.TASK_IDLE;
|
current_task_state <= work.task.TASK_IDLE;
|
||||||
|
|
||||||
@ -116,11 +116,11 @@ begin
|
|||||||
when work.task. TASK_DONE => null;
|
when work.task. TASK_DONE => null;
|
||||||
end case;
|
end case;
|
||||||
end if;
|
end if;
|
||||||
end process task_sync;
|
end process task_sync;
|
||||||
|
|
||||||
--Zustandsspeicher und Ausgangsschaltnetz zu Berechnung
|
--Zustandsspeicher und Ausgangsschaltnetz zu Berechnung
|
||||||
sync : process (clk, reset) is
|
sync : process (clk, reset) is
|
||||||
begin
|
begin
|
||||||
if (reset = '1') then
|
if (reset = '1') then
|
||||||
index <= 0;
|
index <= 0;
|
||||||
current_calc_state <= CALC_IDLE;
|
current_calc_state <= CALC_IDLE;
|
||||||
@ -146,82 +146,7 @@ begin
|
|||||||
signal_read <= '1' --mitteilen, dass die Daten gelesen wurden und jetzt neue Daten angelegt werden sollen
|
signal_read <= '1' --mitteilen, dass die Daten gelesen wurden und jetzt neue Daten angelegt werden sollen
|
||||||
end case;
|
end case;
|
||||||
end if;
|
end if;
|
||||||
end process sync;
|
|
||||||
task_state <= current_task_state;
|
|
||||||
|
|
||||||
|
|
||||||
--signal_read anlegen. im nächsten Takt kann gelesen werden.
|
|
||||||
--Werte holen, addieren, wieder ablegen
|
|
||||||
--running gibt start-signal an add-StateMachine
|
|
||||||
--IP Core macht nur eine Rechnung
|
|
||||||
--wenn done signal kommt -> summe lesen
|
|
||||||
--
|
|
||||||
|
|
||||||
|
|
||||||
-- Zustandsspeicher und Ausgangsschaltnetz zu Berechnung
|
|
||||||
sync : process ( clk, reset ) is
|
|
||||||
begin
|
|
||||||
-- Ablaufsteuerung ueberlegen
|
|
||||||
if ( reset = '1' ) then
|
|
||||||
current_task_state <= work.task.TASK_IDLE;
|
|
||||||
index <= 0;
|
|
||||||
--hier alle Signale zuruecksetzen/initialisieren
|
|
||||||
start_flag <= '0';
|
|
||||||
done_flag <= '0';
|
|
||||||
|
|
||||||
elsif ( rising_edge( clk ) ) then
|
|
||||||
current_task_state <= next_task_state;
|
|
||||||
case next_task_state is
|
|
||||||
when work.task.TASK_IDLE =>
|
|
||||||
index <= 0;
|
|
||||||
signal_write <= '0';
|
|
||||||
when work.task.TASK_RUNNING =>
|
|
||||||
--starten
|
|
||||||
--wenn: start = 0
|
|
||||||
--A und B Signale anlegen
|
|
||||||
--start Signal auf 1 setzen
|
|
||||||
--done Signal auf 0 setzen
|
|
||||||
if ( task_start = '0') then
|
|
||||||
--do starten
|
|
||||||
elsif ( task_start = '1' and done = '0' ) then
|
|
||||||
--do warten
|
|
||||||
elsif ( task_start = '1' and done = '1' ) then
|
|
||||||
--do Ergebnis lesen
|
|
||||||
end if;
|
|
||||||
|
|
||||||
--warten
|
|
||||||
--wenn: start = 1, done = 0
|
|
||||||
|
|
||||||
|
|
||||||
--Ergebnis lesen
|
|
||||||
--wenn: done = 1, start = 1
|
|
||||||
--wenn done kommt, wert aus sum lesen
|
|
||||||
--start nach einem Takt auf 0 setzen?
|
|
||||||
index <= index + 1; --inkrement nach erfolgreicher Berechnung. Abbruchbedingung index==1024
|
|
||||||
signal_write <= '1'; --hier wird in den Speicher geschrieben
|
|
||||||
signal_writedata <= ( others => '0' ); --eigenes Ergebnis zuweisen
|
|
||||||
when work.task.TASK_DONE =>
|
|
||||||
index <= 0;
|
|
||||||
signal_write <= '0';
|
|
||||||
end case;
|
|
||||||
end if;
|
|
||||||
end process sync;
|
end process sync;
|
||||||
--● Sie müssen sich eine Ablaufsteuerung
|
|
||||||
--überlegen mit, welcher Sie den IP-Core die von
|
|
||||||
--den Datenquellen gelesenen Werte zuführen
|
|
||||||
--und die berechneten Additionen in der
|
|
||||||
--Datensenke speichern
|
|
||||||
--● Timing Diagramm des IP-Cors beachten (start
|
|
||||||
--und done Signale des IP-Cores)
|
|
||||||
--● Die vom FIFO gelesenen Werte und auch das
|
|
||||||
--Format in welchen die Werte im FIFO
|
|
||||||
--gespeichert werden ist float (muss hier nichts
|
|
||||||
--extra beachtet werden)
|
|
||||||
--● Es wird eine Berechnung der Addition
|
|
||||||
--durchgeführt und dann die nächste gestartet bis
|
|
||||||
--alle 1024 Werte aus den FIFOs bearbeitet
|
|
||||||
--wurden
|
|
||||||
|
|
||||||
task_state <= current_task_state;
|
task_state <= current_task_state;
|
||||||
|
|
||||||
end architecture rtl;
|
end architecture rtl;
|
||||||
|
Loading…
x
Reference in New Issue
Block a user