Sollte theoretisch funktionieren
This commit is contained in:
parent
c4491f89e0
commit
641e3a6945
@ -149,79 +149,4 @@ begin
|
||||
end process sync;
|
||||
task_state <= current_task_state;
|
||||
|
||||
|
||||
--signal_read anlegen. im nächsten Takt kann gelesen werden.
|
||||
--Werte holen, addieren, wieder ablegen
|
||||
--running gibt start-signal an add-StateMachine
|
||||
--IP Core macht nur eine Rechnung
|
||||
--wenn done signal kommt -> summe lesen
|
||||
--
|
||||
|
||||
|
||||
-- Zustandsspeicher und Ausgangsschaltnetz zu Berechnung
|
||||
sync : process ( clk, reset ) is
|
||||
begin
|
||||
-- Ablaufsteuerung ueberlegen
|
||||
if ( reset = '1' ) then
|
||||
current_task_state <= work.task.TASK_IDLE;
|
||||
index <= 0;
|
||||
--hier alle Signale zuruecksetzen/initialisieren
|
||||
start_flag <= '0';
|
||||
done_flag <= '0';
|
||||
|
||||
elsif ( rising_edge( clk ) ) then
|
||||
current_task_state <= next_task_state;
|
||||
case next_task_state is
|
||||
when work.task.TASK_IDLE =>
|
||||
index <= 0;
|
||||
signal_write <= '0';
|
||||
when work.task.TASK_RUNNING =>
|
||||
--starten
|
||||
--wenn: start = 0
|
||||
--A und B Signale anlegen
|
||||
--start Signal auf 1 setzen
|
||||
--done Signal auf 0 setzen
|
||||
if ( task_start = '0') then
|
||||
--do starten
|
||||
elsif ( task_start = '1' and done = '0' ) then
|
||||
--do warten
|
||||
elsif ( task_start = '1' and done = '1' ) then
|
||||
--do Ergebnis lesen
|
||||
end if;
|
||||
|
||||
--warten
|
||||
--wenn: start = 1, done = 0
|
||||
|
||||
|
||||
--Ergebnis lesen
|
||||
--wenn: done = 1, start = 1
|
||||
--wenn done kommt, wert aus sum lesen
|
||||
--start nach einem Takt auf 0 setzen?
|
||||
index <= index + 1; --inkrement nach erfolgreicher Berechnung. Abbruchbedingung index==1024
|
||||
signal_write <= '1'; --hier wird in den Speicher geschrieben
|
||||
signal_writedata <= ( others => '0' ); --eigenes Ergebnis zuweisen
|
||||
when work.task.TASK_DONE =>
|
||||
index <= 0;
|
||||
signal_write <= '0';
|
||||
end case;
|
||||
end if;
|
||||
end process sync;
|
||||
--● Sie müssen sich eine Ablaufsteuerung
|
||||
--überlegen mit, welcher Sie den IP-Core die von
|
||||
--den Datenquellen gelesenen Werte zuführen
|
||||
--und die berechneten Additionen in der
|
||||
--Datensenke speichern
|
||||
--● Timing Diagramm des IP-Cors beachten (start
|
||||
--und done Signale des IP-Cores)
|
||||
--● Die vom FIFO gelesenen Werte und auch das
|
||||
--Format in welchen die Werte im FIFO
|
||||
--gespeichert werden ist float (muss hier nichts
|
||||
--extra beachtet werden)
|
||||
--● Es wird eine Berechnung der Addition
|
||||
--durchgeführt und dann die nächste gestartet bis
|
||||
--alle 1024 Werte aus den FIFOs bearbeitet
|
||||
--wurden
|
||||
|
||||
task_state <= current_task_state;
|
||||
|
||||
end architecture rtl;
|
||||
|
Loading…
x
Reference in New Issue
Block a user