sessleral71711 dcb19f11aa FSM initial commit

2022-05-31 12:45:24 +02:00

Code_FRAM_Speicher

FRAM

2022-05-19 17:02:44 +02:00

fsm

FSM initial commit

2022-05-31 12:45:24 +02:00

Source_FRAM_Controller

FRAM

2022-05-19 17:02:44 +02:00

BUS.PNG

Dateien hochladen nach „“

2022-05-31 10:14:56 +00:00

FM25CL64B.pdf

Create FM25CL64B.pdf

2022-05-19 16:29:56 +02:00

FRAM_Speicher-Modell.pdf

Dateien hochladen nach „“

2022-05-19 14:51:31 +00:00

Projekt_2022.docx

Dateien hochladen nach „“

2022-05-19 14:51:31 +00:00

SPI FRAM Controller.pdf

Dateien hochladen nach „“

2022-05-19 14:51:31 +00:00

S

Description

Projektdaten für das ESY1B Praktikum im Sommersemester 2022

5 MiB

Languages

SystemVerilog 100%