Added parallelport, timer and ampelsteuerung
This commit is contained in:
parent
c93bdaf629
commit
026899b930
@ -3,8 +3,6 @@ input wire clk12M,
|
|||||||
input wire rst,
|
input wire rst,
|
||||||
input wire [7:0] data_input,
|
input wire [7:0] data_input,
|
||||||
input wire data_valid,
|
input wire data_valid,
|
||||||
output reg REDn,
|
|
||||||
output reg GRNn,
|
|
||||||
output reg RED,
|
output reg RED,
|
||||||
output reg GRN,
|
output reg GRN,
|
||||||
output reg alarm
|
output reg alarm
|
||||||
@ -12,7 +10,8 @@ output reg alarm
|
|||||||
|
|
||||||
wire red_pwm;
|
wire red_pwm;
|
||||||
wire grn_pwm;
|
wire grn_pwm;
|
||||||
|
reg REDn;
|
||||||
|
reg GRNn;
|
||||||
defparam U1.on_hi = 2'b10;
|
defparam U1.on_hi = 2'b10;
|
||||||
defparam U1.on_lo = 2'b01;
|
defparam U1.on_lo = 2'b01;
|
||||||
defparam U1.off = 2'b00;
|
defparam U1.off = 2'b00;
|
||||||
|
35
Top/Top.sv
35
Top/Top.sv
@ -1,13 +1,20 @@
|
|||||||
`include "../spi_interface.v"
|
`include "../spi_interface.v"
|
||||||
`include "../fsm/Fsm.sv"
|
`include "../fsm/Fsm.sv"
|
||||||
`include "../Bus_if/Bus_if.sv"
|
`include "../Bus_if/Bus_if.sv"
|
||||||
|
`include "../timer_port/timer_top.sv"
|
||||||
|
|
||||||
module Top(
|
module Top(
|
||||||
input wire clk
|
input wire clk,
|
||||||
|
input wire rst,
|
||||||
|
input wire endOfConv,
|
||||||
|
output wire LEDg,
|
||||||
|
output wire LEDr,
|
||||||
|
output wire AlarmAmpel
|
||||||
);
|
);
|
||||||
// Bus (Interface)
|
// Bus (Interface)
|
||||||
Bus_if bus(.clk(clk));
|
Bus_if bus(.clk(clk));
|
||||||
// SPI Interface
|
// SPI Interface
|
||||||
|
|
||||||
// FSM
|
// FSM
|
||||||
Fsm fsm(
|
Fsm fsm(
|
||||||
.clk(clk),
|
.clk(clk),
|
||||||
@ -19,8 +26,34 @@ module Top(
|
|||||||
.outTimerEN(bus.TimerEN)
|
.outTimerEN(bus.TimerEN)
|
||||||
);
|
);
|
||||||
// Parallelport
|
// Parallelport
|
||||||
|
parallelport parallelport1 (
|
||||||
|
.inClk(clk),
|
||||||
|
.inTimerMeas(bus.TimerMeas),
|
||||||
|
.inEndOfConv(endOfConv),
|
||||||
|
.inData(bus.Data),
|
||||||
|
.outDataValid(bus.DataValid),
|
||||||
|
.outData(bus.Data)
|
||||||
|
);
|
||||||
// FRAM-Controller
|
// FRAM-Controller
|
||||||
// Timer
|
// Timer
|
||||||
|
timer timer1 (
|
||||||
|
.inClk(clk),
|
||||||
|
.inTaste(bus.Taste),
|
||||||
|
.inEN(bus.TimerEN),
|
||||||
|
.outReadTemp(bus.ReadTemp),
|
||||||
|
.outTasteAktiv(bus.TasteAktiv)
|
||||||
|
);
|
||||||
// Ampelsteuerung
|
// Ampelsteuerung
|
||||||
|
led_top ampelsteuerung (
|
||||||
|
.clk12M(clk),
|
||||||
|
.rst(rst),
|
||||||
|
.data_input(bus.Data),
|
||||||
|
.data_valid(bus.DataValid),
|
||||||
|
.RED(LEDr),
|
||||||
|
.GRN(LEDg),
|
||||||
|
.alarm(bus.AlarmAmpel)
|
||||||
|
);
|
||||||
|
|
||||||
|
assign AlarmAmpel = bus.AlarmAmpel;
|
||||||
|
|
||||||
endmodule
|
endmodule
|
Loading…
x
Reference in New Issue
Block a user