Compare commits
No commits in common. "17f361ea12b41663f77d1a1a7ce681f5dd485706" and "9ffb72cf97f03e5e89e4fbf2e59c4e1cc0b8debc" have entirely different histories.
17f361ea12
...
9ffb72cf97
@ -3,6 +3,8 @@ input wire clk12M,
|
|||||||
input wire rst,
|
input wire rst,
|
||||||
input wire [7:0] data_input,
|
input wire [7:0] data_input,
|
||||||
input wire data_valid,
|
input wire data_valid,
|
||||||
|
output reg REDn,
|
||||||
|
output reg GRNn,
|
||||||
output reg RED,
|
output reg RED,
|
||||||
output reg GRN,
|
output reg GRN,
|
||||||
output reg alarm
|
output reg alarm
|
||||||
@ -10,8 +12,7 @@ output reg alarm
|
|||||||
|
|
||||||
wire red_pwm;
|
wire red_pwm;
|
||||||
wire grn_pwm;
|
wire grn_pwm;
|
||||||
reg REDn;
|
|
||||||
reg GRNn;
|
|
||||||
defparam U1.on_hi = 2'b10;
|
defparam U1.on_hi = 2'b10;
|
||||||
defparam U1.on_lo = 2'b01;
|
defparam U1.on_lo = 2'b01;
|
||||||
defparam U1.off = 2'b00;
|
defparam U1.off = 2'b00;
|
||||||
|
57
Top/Top.sv
57
Top/Top.sv
@ -1,57 +0,0 @@
|
|||||||
`include "../spi_interface.v"
|
|
||||||
`include "../fsm/Fsm.sv"
|
|
||||||
`include "../Bus_if/Bus_if.sv"
|
|
||||||
`include "../timer_port/timer_top.sv"
|
|
||||||
|
|
||||||
module Top(
|
|
||||||
input wire clk,
|
|
||||||
input wire rst,
|
|
||||||
input wire endOfConv,
|
|
||||||
output wire LEDg,
|
|
||||||
output wire LEDr,
|
|
||||||
output wire AlarmAmpel
|
|
||||||
);
|
|
||||||
// Bus (Interface)
|
|
||||||
Bus_if bus(.clk(clk));
|
|
||||||
// SPI Interface
|
|
||||||
// FSM
|
|
||||||
Fsm fsm(
|
|
||||||
.clk(clk),
|
|
||||||
.inAlarmAmpel(bus.AlarmAmpel),
|
|
||||||
.inDataValid(bus.DataValid),
|
|
||||||
.inTasteAktiv(bus.TasteAktiv),
|
|
||||||
.outAlarm_R(bus.Alarm_R),
|
|
||||||
.outSendData(bus.SendData),
|
|
||||||
.outTimerEN(bus.TimerEN)
|
|
||||||
);
|
|
||||||
// Parallelport
|
|
||||||
parallelport parallelport1 (
|
|
||||||
.inClk(clk),
|
|
||||||
.inTimerMeas(bus.TimerMeas),
|
|
||||||
.inEndOfConv(endOfConv),
|
|
||||||
.inData(bus.Data),
|
|
||||||
.outDataValid(bus.DataValid),
|
|
||||||
.outData(bus.Data)
|
|
||||||
);
|
|
||||||
// FRAM-Controller
|
|
||||||
// Timer
|
|
||||||
timer timer1 (
|
|
||||||
.inClk(clk),
|
|
||||||
.inTaste(bus.Taste),
|
|
||||||
.inEN(bus.TimerEN),
|
|
||||||
.outReadTemp(bus.ReadTemp),
|
|
||||||
.outTasteAktiv(bus.TasteAktiv)
|
|
||||||
);
|
|
||||||
// Ampelsteuerung
|
|
||||||
led_top ampelsteuerung (
|
|
||||||
.clk12M(clk),
|
|
||||||
.rst(rst),
|
|
||||||
.data_input(bus.Data),
|
|
||||||
.data_valid(bus.DataValid),
|
|
||||||
.RED(LEDr),
|
|
||||||
.GRN(LEDg),
|
|
||||||
.alarm(bus.AlarmAmpel)
|
|
||||||
);
|
|
||||||
|
|
||||||
assign AlarmAmpel = bus.AlarmAmpel;
|
|
||||||
endmodule
|
|
@ -1,5 +0,0 @@
|
|||||||
`include "Top.sv"
|
|
||||||
|
|
||||||
module tb_Top;
|
|
||||||
|
|
||||||
endmodule
|
|
Loading…
x
Reference in New Issue
Block a user