This website requires JavaScript.
Explore
Help
Sign In
kuntzschcl
/
ESY1_Projekt_2022
Watch
1
Star
0
Fork
0
You've already forked ESY1_Projekt_2022
Code
Issues
Pull Requests
Releases
Wiki
Activity
17
Commits
2
Branches
0
Tags
Go to file
Code
Clone
HTTPS
Open with VS Code
Open with VSCodium
Open with Intellij IDEA
Download ZIP
Download TAR.GZ
Download BUNDLE
Christoph Reuß
19177edb3f
Merge branch 'main' of
https://git.efi.th-nuernberg.de/gitea/kuntzschcl/ESY1_Projekt_2022
2022-06-14 11:01:22 +02:00
Bus_if
Created bus as interface
2022-06-14 10:49:23 +02:00
Code_FRAM_Speicher
FRAM
2022-05-19 17:02:44 +02:00
fsm
FSM mit 2 States erstellt und getestet
2022-06-02 09:26:16 +02:00
Source_Ampel
Ampel
2022-06-14 08:59:08 +00:00
Source_FRAM_Controller
FRAM
2022-05-19 17:02:44 +02:00
timer_port
Timer and Port source
2022-06-14 11:00:38 +02:00
BUS.PNG
Dateien hochladen nach „“
2022-05-31 10:14:56 +00:00
FM25CL64B.pdf
Create FM25CL64B.pdf
2022-05-19 16:29:56 +02:00
FRAM Kommunikation.docx
Dateien hochladen nach „“
2022-06-02 07:39:05 +00:00
FRAM_Speicher-Modell.pdf
Dateien hochladen nach „“
2022-05-19 14:51:31 +00:00
Projekt_2022.docx
Dateien hochladen nach „“
2022-05-19 14:51:31 +00:00
SPI FRAM Controller.pdf
Dateien hochladen nach „“
2022-05-19 14:51:31 +00:00
spi_interface.v
Dateien hochladen nach „“
2022-05-31 10:58:28 +00:00
Description
Projektdaten für das ESY1B Praktikum im Sommersemester 2022
5
MiB
Languages
SystemVerilog
100%
