Initalized top level design

Top/Top.sv

@@ -0,0 +1,15 @@
+`include "../spi_interface.v"
+`include "../fsm/Fsm.sv"
+
+module Top(
+    input wire clk
+);
+    // Bus (Interface)
+    // SPI Interface
+    // FSM
+    // Parallelport
+    // FRAM-Controller
+    // Timer
+    // Ampelsteuerung
+    
+endmodule

Top/tb_Top.sv

@@ -0,0 +1,5 @@
+`include "Top.sv"
+
+module tb_Top;
+    
+endmodule